我半導體製造再寫新紀錄，力晶旗下的力積電宣布，量產邏輯與 DRAM 晶圓堆疊 (3D Wafer on Wafer，WoW) 的 AI 晶片，並已交給客戶投入市場。該晶片兼具高效能、高頻寬、低功耗優勢，將為晶圓代工產業再添助力。
力積電董事長黃崇仁表示，力積電已設定邏輯電路記憶體元件一體化的未來發展路線，並與愛普科技 (6531-TW) 聯手，根據海外客戶要求，以 WoW 技術將邏輯與 DRAM 晶圓堆疊，並量產新一代整合晶片；同時，另一項將邏輯電路與 DRAM 整合到單一晶片，以 AIM (AI Memory) 概念問世的新產品，也已出貨切入人工智能市場。
據了解，為強化整合邏輯、記憶體代工的獨特優勢，力積電已與愛普等設計公司聯手，進一步導入 3D WoW 技術，發展邏輯晶片和 DRAM 垂直異質疊合 (Hybrid Bonding) 製程，研發下一代 AI 應用所需的新型 DRAM 架構，透過該技術突破，邏輯電路與 DRAM 之間的資料傳輸頻寬，將達現行 HBM (High Bandwidth Memory) 五倍以上。
目前力積電、愛普與其他邏輯晶片代工大廠合作發展的 WoW 產品已測試成功，正進行運轉速度修正、製造良率改進等後續作業，預計今年底可達出貨水準。
力積電指出，目前 3D 堆疊封裝技術分為 WoW 和 SoIC (Chip on Wafer)，日前韓國三星電子宣布將 SRAM 晶片堆疊到邏輯主晶片上，即是採用 SoIC 方式。而力積電、愛普及其他邏輯代工大廠合作的 3D WoW ，是晶圓級系統整合技術，具有增加頻寬、降低延時 (Latency)、高性能、低功耗及更小外觀尺寸等優點。
針對力積電未來營運模式，黃崇仁透露，3D WoW 將是該公司發展主軸之一，此項代工業務涵蓋晶圓製造、TSV、堆疊等不同層面的技術，同時 DRAM 架構重新設計，將是愛普等公司的重點。
邏輯晶片方面，因為應用多樣化、複雜度，需與不同的邏輯代工大廠合作，力積電除將持續精進新架構 DRAM 等相關代工製程技術之外，更將全力發展上、下游同業協力營運模式。
