ASIC 廠智原 (3035-TW) 今 (22) 日宣布，FPGA-Go-ASIC 服務已交付多項設計案，製程從 55 奈米至 22 奈米，涵蓋工業、醫療、智能電網、樂器與 5G 無線等應用，晶片成品顯著降低原有 FPGA 設計的 BOM 成本與功耗，提升市場競爭力。
智原補充，部分設計案也依客戶需求，與原來的 FPGA 晶片針腳完全兼容 (pin-to-pin compatible)，直接取代晶片運行。
智原累積數十年 SoC 與 IP 經驗，熟悉上億閘級 (gate-count) 的高複雜度 SoC 設計與製程特性，搭配自有 IP 及 Arm 或 RISC-V 處理器，可快速整合並降低成本，有效率地將 FPGA 設計轉換為 ASIC 晶片。
由於 ASIC 的電路設計效率較高，採用較成熟製程即可逹到系統所需效能，如將 FinFET 製程的 FPGA 轉換至 40 奈米或 28 奈米；同時，智原 IP 客製化的能力也可滿足不同 IP 配置的需求，將多顆 FPGA 設計整合為單晶片 ASIC，大幅降低系統 BOM 成本、晶片封裝及 PCB 尺寸與功耗。
營運長林世欽表示，相較於以 LUT 單元實現邏輯設計電路的 FPGA，採用標準元件的 ASIC 少了相對多餘的電路，提供較高的效能、減少不必要功耗，為客戶降低整合風險加速上市時程，加上長期供貨的承諾，看好 FPGA-Go-ASIC 解決方案將協助客戶搶佔市場商機。
