晶圓代工廠聯電 (2303-TW)(UMC-US) 與益華電腦 (Cadence) 今(1)日共同宣布，以 Cadence Integrity 3D-IC 平台為核心的 3D-IC 參考流程，已通過聯電晶片堆疊技術認證，助力產業加快上市時間。
Cadence 的 Integrity 3D-IC 平台為業界首創的全面 3D-IC 解決方案，可將系統規劃、晶片與封裝實現以及系統分析整合在單一平台上。聯電表示，混合鍵合解決方案已準備就緒，可整合廣泛、跨製程技術，支援邊緣人工智慧 (AI)、影像處理和無線通訊等終端應用開發。
雙方此次在晶圓對晶圓堆疊技術上的合作，採用聯電 40 奈米低功耗 (40LP) 製程，以 Cadence Integrity 3D-IC 平台驗證該設計流程中的關鍵 3D-IC 功能，包括系統規劃和智能凸塊 (bump) 的創建。
聯電元件技術開發及設計支援副總經理鄭子銘表示，過去一年，客戶在不犧牲設計面積或增加成本情況下，尋求設計效能提升方法，讓業界對 3D-IC 解決方案興趣大為提升。
鄭子銘指出，成本效益和設計可靠度的提升，是聯電混合鍵合技術兩大主軸，同時也是此次與 Cadence 合作所創造的成果與優勢，未來將可讓共同客戶享受 3D 設計架構所帶來的優勢，同時大幅減省設計整合所需時間。
