晶圓代工龍頭台積電 (2330-TW)(TSM-US) 今(11)日召開技術論壇，提及 2 奈米以下的技術創新，台積電指出，在奈米片 (nanosheet) 後，垂直堆疊的 NMOS 和 PMOS(互補式場效電晶體 CFET)是未來製程架構選項之一，並已在碳奈米管和 2D 材料等低維材料方面，取得突破。
台積電業務開發資深副總經理張曉強表示，2 奈米預計 2025 年量產，N2P 和 N2X 則計畫 2026 年推出，奈米片電晶體效能已超過台積電技術目標的 80%，同時展示優異的能源效率和更低的工作電壓，非常適合作為半導體產業節能運算的典範。
對於 2 奈米以下的技術創新，有別於去年技術論壇中，僅提到對 2 奈米後的製程未來發展非常樂觀，包括新型電晶體結構、新材料、持續微縮和新導體材料方面出現的創新。
台積電在今年技術論壇中指出，電晶體架構從平面式發展到 FinFET，並將轉變至奈米片架構，在奈米片之後，台積電認為，垂直堆疊的 NMOS 和 PMOS(互補式場效電晶體 CFET) 是未來製程架構選項之一，預估在考量佈線和製程複雜性後，晶片密度將可提升 1.5 至 2 倍。
除了 CFET，台積電也透露，已在如碳奈米管和 2D 材料等低維材料方面，取得突破，可能實現進一步的尺寸和能源微縮。
