英特爾 (INTC-US) 晶圓代工在 2024 年 IEEE 國際電子元件會議 (IEDM) 上宣布先進封裝新材料，指出使用減材釕 (subtractive Ruthenium) 改善晶片互連，提升電晶體容量達 25%，同時使用先進封裝的異質整合解決方案，首次讓吞吐量提高 100 倍，實現超快速晶片對晶片組裝。
另外，英特爾推動環繞式閘極 (GAA) 微縮，也展示矽 RibbonFET CMOS 和用於微縮 2D FET 的閘極氧化物模組的成果，可提高元件效能。
英特爾晶圓代工資深副總裁暨元件研究部總經理 Sanjay Natarajan 表示，公司持續定義和擘劃半導體產業的發展藍圖，新突破彰顯公司致力於開發領先技術的承諾，在美國《晶片法案》(U.S. CHIPS Act.) 的支持下，英特爾將持續協助提升全球供應鏈的平衡。
英特爾說，隨著半導體產業目標於 2030 年在單晶片容納 1 兆個電晶體，電晶體和互連微縮的突破，搭配未來的先進封裝能力，對於講求能源效率、高效能和更具成本效益的 AI 應用至關重要。
英特爾認為，半導體產業需要新的材料，以提升晶圓代工的 PowerVia 晶片背部供電解決方案，緩解互連密度和持續微縮的壓力，這是延續摩爾定律並推動半導體進入 AI 時代的關鍵。
英特爾晶圓代工透過四大途徑，解決銅電晶體在未來節點互連微縮的限制，提升封裝技術，首先是減材釕 (Ru)，透過新的替代金屬化材料，使用其薄膜電阻和氣隙特性，讓釕整合製程不需要在孔洞周圍保留光刻氣隙排除區，也不需要選擇性蝕刻的自對準孔洞。
採用具備氣隙特性的減法釕，可在間距小於或等於 25 奈米時，降低線間電容幅度高達 25%，凸顯出金屬化方案的減材釕在緊密間距中替代銅鑲嵌的優勢。此一解決方案將會出現在英特爾晶圓代工的未來節點中。
其次則是選擇性層遷移 (Selective Layer Transfer，SLT)，為了在先進封裝中實現超高速晶片對晶片的組裝，讓吞吐量提高 100 倍，英特爾晶圓代工首次展示選擇性層遷移技術 (SLT)，此一異質整合解決方案讓超薄小晶片具有更高的彈性，相較於傳統的晶片對晶圓鍵合，晶粒尺寸可以更小、深寬比更高，進一步實現更高的功能密度，並為特定小晶片從一個晶圓到另一個晶圓的混合或熔接鍵合 (Fusion bonding) 提供更靈活且更具成本效益的解決方案，提高 AI 應用架構的效率和彈性。
三是矽 RibbonFET CMOS，為了將環繞式閘極 RibbonFET 矽微縮推向極限，英特爾晶圓代工展示了閘極長度為 6 奈米的矽 RibbonFET CMOS(互補金屬氧化物半導體) 電晶體，即便大幅微縮閘極長度和通道厚度，具備短通道效應和效能。縮短閘極長度為摩爾定律的關鍵基石之一，這項技術進展為閘極長度微縮展開新頁。
最後則是用於微縮 GAA 2D FET 的閘極氧化物。英特爾為進一步加速超越 CFET 的環繞式閘極創新，展示其在 GAA 2D NMOS 和 PMOS 電晶體製造的成果，閘極長度縮小至 30 奈米，並特別專注於閘極氧化物 (Gox) 模組的開發。這項研究呈現了業界對二維 (2D) 過渡金屬二硫族化物 (TMD) 半導體的研究，未來可能在先進電晶體製程中取代矽。
此外，英特爾晶圓代工繼續推進業界首個 12 吋氮化鎵 (GaN) 技術的研究，這是一種用於功率供電和射頻 (RF) 電子產品的新興技術，與矽相比，可以提供更高的效能並承受更高的電壓和溫度。這是業界首款在 12 吋 GaN-on-TRSOI(trap-rich silicon-on-insulator) 基板上製造的高效能微縮增強型氮化鎵金屬氧化物半導體高電子遷移率電晶體 (GaN MOSHEMT)。
英特爾補充，GaN-on-TRSOI 先進設計的基板可以透過減少訊號損耗，實現更好的訊號線性度，並透過背面基板處理實現先進整合方案，在射頻和功率電子產品應用中達成更高的效能。
