大日本印刷株式會社（DNP）宣布，他們已成功開發出一款線寬僅 10 奈米的奈米壓印微影（Nanoimprint Lithography, NIL）模板，並宣稱，此項技術具備支援未來 1.4 奈米製程等級邏輯晶片圖形化的能力，並有望在特定應用領域取代目前由 ASML 獨家壟斷的昂貴 EUV 製程。
隨著 5G、物聯網及行動終端對高性能晶片需求的爆炸性增長，半導體電路設計正加速微縮。面對傳統極紫外光刻（EUV）製程的驚人成本與巨大能耗，業界對於創新且低功耗製造方案的渴望日益迫切。
DNP 指出，此次突破的關鍵在於結合了長期積累的光刻掩膜版製造經驗，以及創新的自對準雙重成像（SADP）技術，該技術利用電子束刻寫形成基礎圖形後，再透過成膜和蝕刻工藝將圖形密度翻倍，成功克服了傳統微縮的瓶頸。
奈米壓印微影（NIL）的核心原理與 EUV 的光學投影系統截然不同，它採用的是「由刻轉壓」的物理蓋章方式。NIL 利用刻有微觀電路結構的模板，直接壓入晶圓表面的感光樹脂，再透過紫外線固化、脫模和蝕刻轉印，形成超微細電路圖案。
相較於一台標準售價高達數億美元的 EUV 光刻機，NIL 製程不僅設備結構更精簡、製造成本更低，其電力消耗也能大幅降低至主流浸沒式光刻製程的約十分之一，直接擊中了 EUV 建線貴、曝光貴、能耗高等痛點。
這項技術的發展是日本半導體聯盟十年深耕的成果，其中佳能負責壓印設備的開發，而 DNP 與 Toppan 則專注於高精度模板的攻克。儘管產業分析機構 Semianalysis 認為 NIL 在尖端邏輯晶片所需的高套刻精準度、掩膜耐用性和生產效率方面仍面臨挑戰，但其在次先進製程的邏輯晶片、記憶體晶片，以及微光學元件、感測器等對圖形化有特殊需求的細分市場中，具備顯著的成本與能耗優勢。
DNP 已與半導體客戶展開評估工作，並計劃於 2027 年正式投入量產。公司的目標是到 2030 財年，實現 NIL 模板銷售額達到 40 億日元。意味著在先進晶片製造領域，一條繞過光學極限、旨在兼顧高性能與低成本的全新技術路徑正在浮現。
