蘇姿丰重押AI台灣

文．洪寶山

過去在 AI 訓練階段，伺服器架構是 1:8(一顆 CPU 配八顆 GPU)。CPU 只是配角，全球資料中心買了一堆 GPU，但 CPU 買得相對少。如今進入推論階段，架構轉向 1:4 甚至 1:2(如一顆 CPU 配四顆或二顆 GPU)。

AI 野球第三局 誰真正賺錢？

這意味著，同樣建置一個擁有 1,000 顆 GPU 的 AI 算力中心，過去只需要買 250 顆 CPU，現在需要買 500 顆 CPU。CPU 採購數量翻倍，單顆 CPU 需要的記憶體通道增加 50%，整個 AI 算力中心對 DDR5 的總需求量，是舊架構的三倍起跳。

AMD 執行長蘇姿丰在 5 月 22 日最新演講與公開宣示中，拋出了一個重整 AI 供應鏈估值的重要風向球：「以棒球賽為例，AI 競賽僅來到第三局，但推論與代理式 AI 才是真正賺得到錢的戰場。」

為了迎戰這波由推論引爆的算力質變，AMD 宣布在台灣產業體系砸下超過 100 億美元，並且蘇姿丰親自揭曉技術藍圖，代號「Venice」的第六代 EPYC 處理器正式在台積電二奈米展開量產，這筆百億美元的重點落在 2.5D 高架扇出橋接技術 (EFB) 與面板級創新。

AMD 聯手力成 驗證 EFB 互連

AMD 聯手力成成功驗證了業界首款 2.5D 面板級 EFB 互連技術，力成利用面板級封裝的優勢，直接切入大規模高效能 AI 系統，股價進行一波重估的上漲。

Venice CPU 因為採取多晶片模組 (MCM) 架構，使基板層數與熱變形壓力大增，高階 HPC 載板的產能原先已經被輝達的長約造成供給上的瓶頸，如今 AMD 這筆百億美元的採購清單勢必進一步導致載板的產出速度依舊無法跟上訂單累積的速度，據傳 PCB 背鑽機的部分機型訂單已經下到 2028 年。

欣興朝 EPS 倍增之路邁進

大摩報告指出，欣興在高階 ABF、伺服器主板以及 AI GPU 載板的整合能力最完整，大摩預估 2026 年至 2028 年 EPS 分別為 11.6 元、24 元、49 元。高盛指出景碩在美系 CPU 載板的全球市占率高達五成，在 Vera CPU 需求倍增下，客戶自五月起強行重複下單並接受 20% 的漲價。

為了支撐高達 256 核心的龐大算力以及代理式 AI 的資料吞吐量，Venice 預計將支援高達 16 通道 DDR5 記憶體配置。16 通道的出現，意味著單顆 CPU 旁邊需要插滿 16 條 DDR5(雙插槽伺服器高達 32 條)，這讓記憶體的絕對消耗數量比 12 通道時代再增加 33%，對標準型 DDR5 的需求推升力道更為猛烈。

茂達與譜瑞 - KY 各據技術優勢

為了維持高速傳輸的穩定，DDR5 模組上必須額外搭載 PMIC、RCD(暫存時脈驅動器)，以及溫度感測器，茂達高階 DDR5 專用 PMIC 已通過美系記憶體大廠認證並進入實質放量。

16 通道意味著訊號干擾與反射極其嚴重，沒有高階控制晶片，訊號根本傳不動，所以每條 DDR5 必須剛性標配一顆 RCD，瀾起科技是全球 RCD 的絕對巨頭，譜瑞 - KY 則在高階 CXL 控制晶片與高速傳輸訊號重整晶片 (Retimer) 與美系大廠深度綁定。

欣銓、矽格與廣積 可望受惠

32 條記憶體插槽同時全速運轉，任何一條出現細微的訊號延遲會導致整台伺服器當機，AMD 同步預告將二奈米製程延伸至下世代「Verano」處理器將採用 LPDDR，加上 CXL 技術的成熟，未來的 AI 基礎設施將會是 DDR5(衝容量)+LPDDR(衝能效)+CXL(跨節點擴充) 的複合型態，測試流程不僅要測 DDR5 的容量，還要測試 LPDDR 的能效與 CXL 的協議相容性。這讓記憶體控制晶片與模組的測試時間暴增 45%，欣銓與矽格因卡位高階車用與記憶體測試，成為產能瓶頸受惠股。

AMD 整合了二奈米 Venice CPU 與次世代 MI450X GPU 的旗艦級機櫃平台 AMD Helios，預計 2026 年下半年展開部署，廣積負責 Helios 平台複雜的機構設計與散熱模組外殼加工，屬於中低位階的轉機黑馬。

來源：《理財周刊》1344 期
更多精彩內容請至 《理財周刊》