華為何庭波：「韜定律」是半導體由「幾何縮微」轉向「時間縮微」新路徑

在 2026 國際電路與系統研討會上，華為公司董事、半導體業務部總裁何庭波正式發表了名為「韜（τ）定律」的半導體發展新原則。這是中國在全球半導體領域首度提出指導產業演進的新範式，旨在應對摩爾定律日益嚴峻的物理極限與經濟效益挑戰。

核心邏輯的轉變

何庭波在主旨演講中解釋，傳統的「摩爾定律」主要依賴幾何縮微，即透過縮小晶體管尺寸，在同等面積堆疊更多器件以提升性能。然而，隨著製程進入個位數奈米級別，物理難度與工程成本呈指數級膨脹，摩爾定律已面臨嚴重的「物理牆」。

金在之後接受中國官媒《人民日報》受訪時強調，摩爾定律本質上不是為了幾何縮微，而是要有更快、更多的功能。一直以來，空間上的縮微是帶來了時間上的縮微，就是更快完成更多的功能。既然幾何縮微遭遇困難，華為決定改以「時間縮微」來衡量電子學的進步。

多層級協同與全棧優化

她表示，「韜定律」並非單一技術的突破，而是構建了貫穿器件、電路、晶片到系統層面的多層級協同優化體系。具體技術手段包括：優化晶體管與互連電阻及寄生電容、突破傳統平面布局的物理邊界、實施「軟體、架構、晶片」全棧軟硬芯協同設計、重構計算系統的互聯協議等。

實踐成果與未來願景

何庭波指出，華為在過去六年間已在「韜微縮」的指導下，成功設計並量產了 381 款晶片，涵蓋麒麟手機晶片、自動駕駛晶片、鯤鵬通用計算晶片及昇騰 AI 晶片。

據悉，今年秋季即將面世的新款麒麟晶片將率先採用「邏輯折疊」技術，預計性能將大幅提升。

針對未來發展，何庭波展現了強大信心。她引述華為執行長任正非的話稱：「沒有退路是勝利之路」。華為預計，到 2031 年，基於「韜定律」的高階晶片晶體管密度將達到與 1.4 奈米製程同等的水準。她強調，華為的演進路徑與世界其他道路相比具有競爭力的加速度，「我們不會越來越遠，只會越來越好」。