三星首創900層V-NAND「空中對接」 記憶體戰爭變天了

三星電子宣布完成全球首個 900 層 V-NAND 快閃記憶體原型開發，透過先進接合技術將兩片 450 層晶圓整合為單一元件，而非單純向上增加堆疊層數。隨著單層垂直堆疊逐漸逼近物理極限，NAND Flash 技術競賽也迎來轉折點，從過去比拚層數的「向上硬擠」，正式邁向多晶圓「空中對接」的新架構時代。

三星此次實現 900 層突破的核心手段，在於其自主研發的 CMB（Cell Multi-Bonding，多單元接合）技術。

傳統的 3D NAND 製造如同蓋大樓，必須在同一張晶圓基板上層層往上堆疊，然而製程複雜度與缺陷率會隨著層數呈指數級上升。

CMB 的邏輯則是「模組化分工」：先在兩塊獨立晶圓上各自發揮製程極限，製造出 $450$ 層的結構，隨後透過高精度的接合技術將兩者「面對面」對接，最終在規格上呈現出等效 $900$ 層的超高儲存單元密度。

這種「垂直接合」方案與競爭對手（如 SK 海力士）所採取的混合接合（Hybrid Bonding）路徑不同。

三星的 CMB 方案更強調製程流程的模組化重複使用，不僅降低了單一晶圓的製造難度，更為未來突破 1000 層、甚至實現「三合一」的多層晶圓對接鋪平了可複製的工程路徑。

晶圓翹曲與疊對誤差的工程戰役

然而，將兩棟極薄的「高樓」在奈米級精度下完美對接，在工程上充滿極大挑戰。三星在研發過程中主要克服了兩大核心物理難題：

• 晶圓翹曲（Wafer Warping）：
  當兩塊極薄的晶圓在高溫高壓環境下進行接合時，熱膨脹係數的微小差異會導致晶圓出現微米級的彎曲，這會直接摧毀訊號傳輸的完整性。三星為此研發了「上載台設計（Upper Chuck Design）」，藉由機械約束手段在接合過程中精準控制形變。
• 疊對誤差（Misalignment）：
  對接時若產生任何奈米級的偏移，都會導致電路互連失敗。三星引進了「疊對校正（Overlay Correction）」技術，透過精密的光學量測與即時回饋系統，在對接時對微小偏移進行即時補償與修正。

這兩大技術的落實，使得「原型晶片」得以成功跑通。不過，業界分析指出，從「原型成功」到「規模量產」之間，三星仍須面臨高難度的良率爬坡挑戰。

重塑企業級記憶體格局

在當前 AI 算力爆發、全球資料中心對企業級 SSD 需求激增的背景下，三星這項技術具有明確的市場戰略意圖。

SK 海力士目前雖在 300 層以上級別的量產進度上暫時領先，但三星選擇跳過常規的 400 層商業化糾纏，直接推進 900 層原型，意在利用技術代差重塑下一個週期的競爭規則。

同時，面對長江存儲等中國廠商在中低階層數市場的產能擴張，三星往極高層數突圍，能有效鞏固其在高階市場的利潤護城河。

在產品應用端，每 GB 儲存密度每提升一代，超大規模資料中心所需的空間與功耗就能顯著降低。若 900 層 V-NAND 能在 2028 年前實現量產，將使高階 PCIe 5.0 企業級 SSD 在同等外形規格（Form Factor）下，容量從主流的 64TB 躍升至 128TB 以上，這對於緩解 AI 伺服器的空間與散熱壓力具有關鍵性的實質意義。

層數概念的重新定義

值得注意的是，層數的無限堆疊也帶來了不可避免的物理代價。隨著層數越高，每層的氧化矽絕緣層會變得更薄，電荷洩漏機率提高，導致抹寫壽命（P/E 循環次數）下探。

目前主流的 3D NAND TLC 產品在企業級規格下能提供 1000 至 3000 次 P/E 循環，而 900 層產品的物理耐久度預期將更具挑戰。

因此，這類超高層數產品在初期商用時，極有可能會優先應用於「冷資料儲存」或「大容量消費級產品」，而非高負載的工業級寫入場景。

此外，CMB 技術的誕生，正在模糊傳統「層數」的定義。未來決定快閃記憶體晶片優劣的指標，或許不再只是單純的「堆疊層數」，而是「接合介面品質」與「互連密度」。

這場由三星點燃的架構革命，已將快閃記憶體產業帶入了一個以模組化、多晶圓對接為核心的全新賽道。