台積電傳將「玻璃中介層」作為未來十年重大決策！對英特爾EMIB形成壓力

市場傳出，台積電 (2330-TW) 正規劃在 2029 年前後，由現行矽中介層逐步轉向採用「CoPoS」大尺寸玻璃中介層技術。

分析人士指出，隨著 AI 晶片進入更大規模整合（包括多顆 HBM4E 甚至 HBM5E 記憶體堆疊），封裝技術將成為算力競賽關鍵瓶頸。

在此趨勢下，台積電若成功導入 CoPoS 與玻璃中介層架構，將可能進一步鞏固其在先進封裝市場的領先地位，同時對競爭對手如英特爾 (INTC-US) 的 EMIB 等技術形成壓力。

半導體分析師 Andrew Lu 指出，當輝達 (NVDA-US) 、超微半導體 (AMD-US) 等 GPU 客戶，以及亞馬遜 (AMZN-US) 、Google(GOOGL-US) 、Meta(META-US) 與微軟 (MSFT-US) 等 AI ASIC／TPU 大廠，為了追求更高算力，預計從 2028 年開始導入更複雜的晶片設計，例如多層邏輯電晶體堆疊，並將 HBM 記憶體數量從目前的 12 顆 HBM4E，進一步提升到 20 至 24 顆 HBM5E。

隨著晶片變得越來越大，對封裝用的矽中介層需求也出現明顯變化。以 12 吋晶圓為例，如果是較小的 5.5x reticle（約 70mm×70mm）晶片設計，一片晶圓大約可以切出 8 片矽中介層；但當晶片放大到 9x reticle（約 90mm×90mm）時，產量會降到約 5 片；如果再放大到 14x reticle（約 110mm×110mm），甚至可能只剩約 4 片。

換句話說，如果未來 AI 晶片全面走向 9x 或 14x 這種大尺寸設計，即使總需求沒有變，矽中介層的產能也會直接減少約 40% 到 50%。

如果再考慮製程良率等因素，實際供給緊縮甚至可能超過一半。在這種情況下，高階矽中介層價格上漲一倍，市場認為是合理的發展。

正因為這種結構性變化，Lu 解讀台積電未來可能會更積極推動新一代封裝技術，也就是以玻璃中介層取代部分矽中介層需求，並透過 CoPoS 從傳統圓形晶圓轉向方形面板架構，加速擴產與量產進程。

Lu 預期，一旦相關技術成熟，CoPoS 可能在 2029 年前後進入快速放量階段，成為台積電未來十年在 AI 先進封裝領域的重要發展方向。

Lu 推估，台積電 CoWoS 產能在 2026 年底可能達每月約 20 萬片，2027 年成長至 28 萬片，2028 年進一步至 36 萬片，但自 2029 年起擴張速度可能趨緩。

相較之下，CoPoS 技術預計最快於 2028 年開始小量試產，並於 2029 年進入加速擴產階段，年底產能有望達每月約 1.2 萬片，後續在 2030 年後進一步快速成長。