近日，南韓 SK 海力士聯手美國新創公司 TetraMem 及南加州大學，發表基於憶阻器 (memristor) 的存內計算(IMC)SoC 晶片，專攻邊緣 AI 設備神經網路推理。相關論文已刊載於《Advanced Intelligent Systems》。
這款晶片採 65 奈米製程，內建嵌入式 RISC-V 處理器與 10 個 NPU，9 個執行標準運算，1 個專為深度可分離卷積 (DWC) 優化，採鋸齒形交叉陣列實現 28 組獨立 3×3 卷積並行運算。
上述研究團隊以雙子陣列補償技術將憶阻器約 2-bit 編程精度提升至等效 4-bit。實測以 MobileNetV1Small 跑端對端推理，準確率 80.36%，與 4-bit 軟體模型相當。
最大亮點在能效：100MHz 下達 21.3 TOPS/W，400MHz 亦有 11.9 TOPS/W，論文稱較輝達 A100 INT8 模式高出一個數量級，但絕對算力僅高峰 2.54 TOPS，不足微軟 Copilot + 平台門檻的十六分之一。
SK 海力士負責憶阻器器件開發與製造，透過後段製程將阻變單元整合於 65nm CMOS 上方。
業界指出，此一成果屬概念驗證 (PoC)，能效突出但算力有限，短期尚無法取代主流邊緣 NPU，然而對功耗敏感之穿戴與物聯網裝置，IMC 繞開資料搬移瓶頸的路徑具高度探索價值。
