英特爾、三星不落隊！宣布參與ASML下一代12吋光罩技術

繼台積電(2330-TW)(TSM-US)之後，全球半導體大廠英特爾(INTC-US)、三星也相繼表態投入下一代12吋光罩技術，並進一步擴大與ASML在高數值孔徑極紫外光(High NA EUV)領域合作。英特爾持續推進High NA EUV量產準備，三星更規劃2028年前後導入未來DRAM量產，並雙雙宣布參與12吋光罩技術。

Intel Foundry與ASML在SPIE光罩技術暨極紫外光微影研討會(SPIE Photomask Technology + Extreme Ultraviolet Lithography)公布最新合作進展。英特爾指出，High NA相關技術已從早期設備認證、研發逐步進入高量產製造階段，並應用於代號Panther Lake的Intel Core Ultra Series 3處理器部分特定層，累計已有超過100萬片晶圓採用相關製程。

英特爾表示，目前High NA製程的疊對精度(overlay)、產能(throughput)及設備可用率(availability)均符合公司預期；採用Intel 18A製程、並在特定層導入High NA的產品，其製程表現也持續達到甚至超越既有0.33 NA EUV NXE平台的對應層。

值得注意的是，在12吋光罩正式成熟前，英特爾採取「雙軌並進」策略，一方面透過現有6吋光罩搭配光罩拼接(reticle stitching)及PDK解決方案，讓客戶現階段即可享有High NA EUV帶來的效益；另一方面則持續推動下一世代6×12吋大型光罩規格。

Intel表示，過去三年多來已與ASML、光罩製造商、自動化設備商、EDA業者、材料供應商及其他半導體製造商共同推動大尺寸光罩規格，建立High NA EUV未來大規模應用所需的標準、基礎設施與技術。

ASML執行長Christophe Fouquet指出，從2024年首套商用EXE系統安裝、設備認證，到首款採用High NA製造的高量產邏輯產品出貨，英特爾一直是產業導入High NA的重要先驅之一，並肯定英特爾一方面運用現有6吋光罩創造即時效益，同時支持光罩向6×12吋規格演進。

英特爾執行副總裁暨Intel Foundry共同總經理Naga Chandrasekaran表示，面對AI產品複雜度持續提升，業界需要已具備量產條件且容易導入的先進製造技術，因此英特爾現階段將持續支援客戶利用6吋光罩導入High NA EUV，不論是否採用拼接技術，同時也會與ASML及產業鏈合作，推動未來6×12吋光罩轉型。

三星方面，也宣布加入推動下一代12吋光罩平台的產業倡議，並進一步深化與ASML在High NA EUV及先進半導體製造技術上的合作。

三星指出，半導體產業數十年來主要沿用6吋光罩，但隨High NA EUV導入，更大型的12吋光罩有望進一步提升晶圓廠生產效率、降低晶片製造成本，同時解除現階段High NA曝光時可能面臨的光罩拼接限制，讓先進製程業者更完整發揮High NA EUV的解析度優勢。

由於三星同時橫跨記憶體及晶圓代工，加上長期累積先進EUV微影經驗，公司預期將在12吋光罩轉型中扮演重要角色，未來將與產業夥伴共同開發所需的光罩技術及周邊基礎設施。

除了12吋光罩，三星也進一步把High NA EUV應用延伸至DRAM。三星宣布，規劃最快在2028年於未來DRAM高量產製造導入ASML High NA EUV，並稱將是業界首度把High NA EUV導入DRAM量產。

三星電子副董事長暨執行長全永鉉(Young Hyun Jun)表示，AI時代正在重塑半導體產業，也讓整條價值鏈的技術創新更加重要。三星將透過突破性製造技術及與合作夥伴深化合作，維持在記憶體與晶圓代工領域的競爭力。

Christophe Fouquet則指出，三星長期以來一直是ASML最重要的創新夥伴之一，隨產業進入AI驅動的新時代，ASML與客戶之間的深度合作將更加重要，雙方也將持續探索先進記憶體與創新製造技術的合作機會。

隨Intel、Samsung陸續表態，加上台積電已投入相關產業倡議，全球三大先進製程業者對High NA EUV及下一代大型光罩的布局逐漸浮上檯面。產業發展也開始從單純的曝光機升級，擴大至光罩、EDA、自動化搬運、材料及晶圓廠基礎設施等完整生態系競賽。

尤其目前High NA EUV受限於曝光視野縮小，6吋光罩可能需要透過拼接方式完成較大晶片設計；若未來12吋光罩平台與周邊設備標準成熟，將有機會降低拼接複雜度、提升晶圓廠生產效率，也進一步改善High NA EUV的製造成本結構。