比利時微電子研究中心 (imec) 展示最新先進 IC 圖形化製程的環境影響量化評估方案。imec 藉由在 imec.netzero 模擬平台開發虛擬晶圓廠，利用分析結果，與其夥伴評估現有製程，識別開發重點領域、推算未來數據，並在實體晶圓廠探索高影響力的環境友善製程，包含減少使用含氟的蝕刻氣體，致力於極紫外光 (EUV) 曝光機的產量最大化，以及減少氫氣用量與用水。
imec 指出，IC 製造衍生的二氧化碳排放量預計在未來 10 年增長 4 倍，一來是先進製程技術漸趨複雜，二來晶圓總產量增加；為逆轉未來局勢，領先業界的半導體大廠已承諾在 2030 至 2050 年前達到碳中和或淨零。
有鑑於此，imec 啟動永續半導體技術與系統 (Sustainable Semiconductor Technologies and Systems) 研究計畫，廣邀半導體供應鏈以晶片製造的淨零碳排為發展目標，其中一項目標是提供業界一套獨到的由下而上 (bottom-up) 設計方法，提供可付諸行動的高度細化資料，以便在製程與流程開發階段進行影響評估。
imec.netzero 模擬平台是這項計畫的產物，imec 與其夥伴合作，利用該平台首次量化不同邏輯晶片世代的圖形化製程所帶來的環境影響；imec 技術研究主任 Emily Gallagher 解釋，透過應用「虛擬晶圓廠」可展示生產 3 奈米邏輯晶圓的微影與蝕刻製程，在範疇 1(自有或自行操作資產的直接碳排) 與範疇 2(外購電力的間接碳排) 的碳排佔比共達 45%。
另外，該模擬工具還能在晶圓廠實際操作實驗時量化收益，如減少 10% 的 EUV 曝光劑量，相當於每片晶圓減少 0.4kg 的二氧化碳排放量，能為大型晶圓廠省下每月 40 噸的二氧化碳排放量，等同於美國舊金山與波特蘭來回飛行 100 趟的碳排量。
imec 也將自有的實體晶圓廠作為試驗環境，從而探索高影響力領域的製程與設計方針。Emily Gallagher 表示，我們與愛德華先進科技 (Edwards) 合作，近期在我們的 12 吋晶圓廠無塵室架設了一套 EUV 蝕刻的氫氣回收系統，最多能回收與再利用 70% 的氫氣。
此外，imec 也專注在開發數值孔徑為 0.33 與 0.55 的低劑量 EUV 蝕刻解決方案，藉此降低蝕刻成本，為強化永續發展，也指明蝕刻技術的未來動向，目前焦點放在降低傳統蝕刻氣體的整體消耗量，未來將攜手合作夥伴來量化分析上述解決方案對半導體製程完整流程的影響。
imec 先進圖形化製程與材料研究計畫的研發 VP Steven Scheer 表示，過去開發的圖形化技術是掀起半導體革命的主要成因，為趕上對運算效能不斷升級的需求成長幅度，持續改良至關重要。
在 imec.netzero 模擬平台上開發的模型經由設備與材料廠商不斷進行基準測試與驗證。這些廠商扮演關鍵要角，除了推行 SSTS 先導計畫，還能強化可行的圖形化解決方案，以減少全球半導體業的碳足跡與環境影響。
Steven Scheer 補充，我們注意到碳排當量 (carbon equivalent emissision) 的計算方法並不包含碳排對環境的所有影響。例如，排放氣體可能是有害空氣汙染物 (HAPS)，而光阻劑與抗反射鍍膜 (ARC) 皆含有全氟與多氟烷基物質 (PFAS) 。
這些物質的碳氟鍵結強度提供化學放大阻劑 (chemically amplified resist) 優異的微影特性，包含發展成熟的光學微影光阻劑與持續發展的 EUV 光阻劑。然而，由於其潛在的生物累積特性，社會因此亟欲禁用 PFAS。除了直接降低碳排，禁用 PFAS 的研究計畫也應納入考量。
