比利時微電子研究中心 (imec) 本周在 IEEE 國際內連技術會議展示實驗成果，首次證實導體薄膜的電阻在 12 吋矽晶圓上，可超越目前業界使用的金屬導線材料銅 (Cu) 和釕 (Ru)，如厚度為 7.7 奈米的鎳鋁二元合金在經過晶粒工程後，可在線寬 10 奈米以下實現低電阻內連，測得最低電阻為 11.5µWcm，比銅材還低 23%。
imec 指出，為跟上元件微縮的進度，先進邏輯與記憶體晶片的最小線寬很快就會接近 10 奈米，在這種微縮尺寸下，銅材的電阻會急遽升高，可靠度也隨之下滑，迫使內連技術研發人員尋找替代銅材的導線材料。
業界最初的開發重點是金屬元素，後來逐漸延伸到二元及三元有序介金屬，相關研究在 2018 年 IEEE 國際內連技術會議由 imec 先行展開。
imec 透過建立基於第一原理 (ab initio) 計算的獨特方法，揀選最具發展潛能的材料，並以塊材電阻與電荷載子平均自由路徑 (mean free path)(r0 xl) 的乘積為主要的品質因子 (FOM) 來排序分級。
研究員暨奈米導線研究計畫主持人 Zsolt Tőkei 表示，這套基於理論的性能評估是在 12 吋晶圓上進行技術實驗，且為深入了解選定的二元合金材料在小尺寸下的電阻表現，並為其建模，imec 在 2023 年 IEEE 國際內連技術會議上提出一種有效電阻率，考量合金成分變化及有序和無序材料所帶來的影響。
imec 進一步分析後發現，由於導體薄膜本身的晶粒尺寸小，所以二元合金薄膜的電阻主要受到晶界散射影響，而無序結構也會增加薄膜厚度。
在一項鎳鋁合金 (NiAl) 的化學計量研究中，7.7 奈米的薄膜經過測量後，電阻最低可達 11.5µWcm，比銅材還低了 23%；其做法是在後段製程容許的操作溫度下，在鍺 (Ge) 磊晶層上沉積一層 50 奈米的大粒徑鎳鋁薄膜，然後進行薄化實驗。
這些實驗留用較大的粒徑 (45.7 奈米)，能減緩晶界散射對電阻的影響。Zsolt Tőkei 補充，這項實驗展示在 12 吋晶圓上製造導體薄膜可以達到低電阻值，進而推動持續研究中心探索二元及三元合金作為導線材料，同時也研究合金的成分控制，以及未來整合至導線蝕刻製程的相容性。
imec 將在今年 IEEE 國際內連技術會議舉行 10 場講座，探討內連微縮技術的主要挑戰，此次發表論文除了兩篇有關替代金屬材料 (其中一篇為受邀發表)，其它內容聚焦先進內連堆疊的半鑲嵌導線製程、可靠度、熱效應，以及中段導線製程等。
