韓媒最新報導指出，三星電子第六代高頻寬記憶體 (HBM4) 良率仍低於 60%，該公司打算在今年下半年將 HBM4 DRAM 良率提升至接近完美的水準，以加快對包括輝達在內的主要 AI 客戶的回應速度。
《ChosunBiz》報導，三星正全力衝刺 HBM4 良率，該公司 1c DRAM 良率近期已攀升至具意義的水準，已突破 80% 的「成熟良率」門檻，但業界普遍認為，這尚難以視為已達到 HBM4 的量產良率水準。三星內外皆估計，目前用於 HBM4 的 DRAM 良率仍低於 60%。
HBM4 所使用的 DRAM 需要額外的堆疊封裝、熱控管理及訊號穩定性確保等製程，因此即便同樣基於 1c 製程，通用型 DRAM 與 HBM4 的難度等級截然不同。
一位半導體業界高層說：「HBM4 的結構是垂直堆疊多層 DRAM 並以超高速度運作，因此對均勻度和精密度的要求遠高於通用 DRAM。即使單一晶片的良率已達一定水準，在組裝成實際 HBM4 成品的過程中，良率仍可能再次下滑。雖然三星在 1c DRAM 良率的提升值得肯定，但以 HBM4 的標準來看，仍難稱已達成熟良率。」
事實上，三星早已開始出貨 HBM4。儘管成功完成技術驗證並打入初期市場，但主流觀點認為，全面的大規模供應競爭，最終將取決於良率與成本穩定。在 HBM 市場上，能在特定良率水準上穩定量產，比單純率先推出產品更為重要。若良率低迷，不僅難以確保產量，也難以守住獲利能力。
報導指出，三星之所以加速提升 HBM4 用 DRAM 的良率，也與製程費用息息相關。三星雖設定藉由先進 DRAM 製程競爭力，在 HBM4 效能上超越 SK 海力士的策略，但據悉，初期的試錯成本相當高昂，尤其是先進 DRAM 必須使用極紫外光 (EUV0 微影設備，且三星使用的 EUV 層數多於競爭對手，意味著需要更多製程步驟。除非確保成熟良率，否則生產成本的負擔勢必沉重。
業界評估三星的 HBM4 策略時認為，雖然初期進入市場成功，但真正的戰役現在才開始。對三星而言，在今年下半年將 HBM4 的 DRAM 良率推向完美，已成為當務之急。如果 1c DRAM 良率的提升是先進製程常態化的信號，那麼 HBM4 有效良率的穩定，則被解讀為鞏固 AI 記憶體市場領導地位的最終關卡。
